We have identified patterns in the decoding process, which can be exploited to decrease the power consumption of the LDPC sum-product decoder. Results of simulations are produced with the proposed variations for the binary case demonstrating up to 40 % power saving, while suffering a modest performance loss.
Scheda prodotto non validato
I dati visualizzati non sono stati ancora sottoposti a validazione formale da parte dello Staff di IRIS, ma sono stati ugualmente trasmessi al Sito Docente Cineca (Loginmiur).
Titolo: | Efficient low-density parity-check decoding |
Autori: | R. Bresnan: W., Marnane; Sala, Massimiliano |
Autori Unitn: | |
Titolo del volume contenente il saggio: | The Irish Signal and Systems Conference 2004 |
Luogo di edizione: | Belfast, Northern Ireland |
Casa editrice: | Stevenage : Institution of Electrical Engineers |
Anno di pubblicazione: | 2004 |
ISBN: | 9780863414404 |
Handle: | http://hdl.handle.net/11572/89348 |
Appare nelle tipologie: | 04.1 Saggio in atti di convegno (Paper in proceedings) |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione