A Digital Circuit for Jitter Reduction of GPS-disciplined 1-pps Synchronization Signals / Gasparini, Leonardo; Zadedyurina, Olga; Fontana, Giorgio; Macii, David; Boni, Andrea; Ofek, Yoram. - ELETTRONICO. - (2007), pp. 84-88. (Intervento presentato al convegno AMUEM 2007 tenutosi a Trento nel 16th-18th July 2007) [10.1109/AMUEM.2007.4362576].
A Digital Circuit for Jitter Reduction of GPS-disciplined 1-pps Synchronization Signals
Gasparini, Leonardo;Zadedyurina, Olga;Fontana, Giorgio;Macii, David;Boni, Andrea;Ofek, Yoram
2007-01-01
File in questo prodotto:
File | Dimensione | Formato | |
---|---|---|---|
AMUEM_07-1.pdf
Solo gestori archivio
Tipologia:
Versione editoriale (Publisher’s layout)
Licenza:
Tutti i diritti riservati (All rights reserved)
Dimensione
3.2 MB
Formato
Adobe PDF
|
3.2 MB | Adobe PDF | Visualizza/Apri |
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione